Family list
1 family member for: JP61059914 Derived from 1 application.

DIGITAL COMPRESSOR Publication info: JP61059914 A - 1986-03-27

Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

DIGITAL COMPRESSOR

Patent number:

JP61059914

Publication date:

1986-03-27

Inventor:

MORI SHOKICHI; KARIBE HIROHISA; MATSUMURA

TOSHIHIKO; ITO AKIRA

Applicant:

FUJITSU LTD

Classification:

- international:

H03M1/50


- european:

Application number: JP19840180636 19840831 Priority number(s): JP19840180636 19840831

Report a data error here

Abstract of JP61059914

PURPOSE:To miniaturize the circuit scale by adding a prescribed constant to a linear code for serial processing so as to apply efficiently compressing conversion of the linear code into a micro-rule code. CONSTITUTION:A linear code SR (16-bit) is inputted serially to a shift register, and the most significant bit IS representing the polarity of the said code is fed to a register 14 and a serial compliment circuit 2. Then a constant AND H6021 (16-bit) is added (3) serially to an absolute value IM (15bit) of a data bit except the most significant bit to input an output of an FF5 of the most significant digit, a constant AND HIF00 as a limit value and a serial data bit IM' to logical circuits 6, 7, 8 and their logical output is fed to a universal shift register 9. Then a bit location (3-bit) displaying the segment value of the micro-rule code is inputted T the register 14 from the register 9 via a counter 13 and the bit representing a step value (4-bit) is inputted to the register 14 via an inverter 12.



Data supplied from the esp@cenet database - Worldwide

THIS DACE BLANK "

⑫ 公 開 特 許 公 報 (A) 昭61-59914

@Int_Cl_4

識別記号

庁内整理番号

砂公開 昭和61年(1986)3月27日

H 03 M 1/50

6832 - 51

審査請求 未請求 発明の数 1 (全5頁)

図発明の名称 ディジタル圧縮装置

②特 題 昭59-180636

29出 願 昭59(1984)8月31日

切発 明 者 査 川崎市中原区上小田中1015番地 富士通株式会社内 森 吉 砂発 明 者 部 洋 久 川崎市中原区上小田中1015番地 富士通株式会社内 雁 ⑫発 明 者 松 俊 彦 川崎市中原区上小田中1015番地 富士通株式会社内 村 ⑦発 明 者 明 伊 藤 川崎市中原区上小田中1015番地 富士通株式会社内 富士通株式会社 川崎市中原区上小田中1015番地 70出 頣 人

20代 理 人 弁理士 青 木 外3名

細

1. 発明の名跡

アィジタル圧縮装置

2. 特許請求の範囲

リニアコードに所定の定数を加算する直列演算 手段、該直列演算手段による加算値のうちからμ 則コードのセグメント値を表示するピットの位置 を検出しそのピット位置からセクメント値を求め る手段、および、眩セグメント値を表示するピッ ト位置に基づいて該加算値のうちから〃則コード のステップ値を求める手段を具備したことを特徴 とするディジタル圧縮装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はディジタル圧縮装置に関し、特にリニ **丁コードをμ則コードに変換するディジタル圧縮** 装置に関する。

本発明のディジタル圧縮装置は、例えば PCM通 個において音声信号のリニアコードを 4 則コード に非直級符号化する際に用いられる。

〔従来の技術〕

PCM通信においては、伝送される音声信号を、 大振幅で粗く小振幅で細かく量子化する非直線符 母化により8ピット程度の符号長に圧縮して伝送 **することが一般に行われている。この非直線形益** 子化方法としては各種の方法が知られており、効 率よくディジタル符号化を行える方法としてA則 コードによる折線形圧伸方法がある。

μ則コードは、例えば第2図に示されるような 8ピット檘成のものであり、破上位ピット(MSB) の符号ピット部Sが符号ピットを示し、次の3ピ ットのセグメント部 aegがセグメント値を、下位 4 ピットのステップ部 step がセグメント値内に おけるステップ値を示す。セグメント値とステッ プ値の関係が第3図に示される。セグメント値は SEG(0)~SEG(7)の計8個あり、各セグメ ント値内は16個のステップに分割され各ステッ プの位置はステップ値により指定される。相降る セグメント値における虽子化ステップの比は2と なる。

このようなル則コードとリニアコードとの間の 圧仲変換方法としては、従来、ROM対応表による 方法(Table Look up)、並列演算回路による方 法、あるいは直列演算回路による方法などがある。 ROM対応表による方法は ル則コードとリニアコー ドとの変換対応設を ROMに得き込んで置いてこれ を統み出すことにより L/ル変換を行う方法である。 後二者の方法は、論理演算回路により変換を行う 方法である。

[発明が解決しようとする問題点]

ROM対応表による方法は処理時間は速いが ROM を必要とするため回路規模が大きくなるという問題点がある。特にこのことは装置を LSI 化する際に問題となる。同様に並列演算回路による方法も処理時間は速いが、回路規模が大きくなるという問題点がある。また直列演算回路による方法は回路規模は小さいが、処理時間が遅いという問題点がある。

[問題点を解決するための手段]

上述の問題点を解決するために、本発明におい

[爽施例]

本発明の一奥施例としてのディジタル圧縮装置 が第1図に示される。

第1図において、16ビットで2の補数表示されたリニアコードSRが入力データとしてシフトレジスタ1にシリアルに入力される。リニアコードSRの構成は、第4図に示されるように、 後上位のビット (MSB)が符号ビット、続く15ビットがデータビットとなっている。

シフトレジスタ1からはリニアコードSRの符号ピットが直列補数回路2の入力端子2 a およびレジスタ14の入力端子14 a に導かれるとともに、データピットが直列補数回路2の入力端子2bにシリアルに導かれる。直列補数回路2は検出した符号ピットに基づいて入力データの絶対値IMを得、これを直列加算器3の一方の入力端子3aに供給する。

直列加算器3の他方の入力端子3bには定数: & H6021(16進表示)が入力される。直列加算器3の出力はシフトレジスタ4 およびフリッ

ては、リニアコードに所足の定数を加算する直列 (資野・段、 該直列演算・段による加算値のうちか ち μ 則 コードのセグメント値を表示するピットの 位置を検出しそのピット位置からセグメント値を 求める手段、および、 該セグメント値を表示する ピット位置に基づいて 該加算値のうちから μ 則 コ ードのステップ値を求める手段を具備したことを 特徴とするディッタル圧縮装置が提供される。

[作用]

直列演算手段によりリニアコードに所定の定数を加算する。その結果得られる加算値における或る特定のピットはそのピット位置が各セグメント値を表示したものとなるので、該特定のピットの位置を検出することによりµ則コードのセグメント値が求まる。さらにこの特定のピットの位置から所定の位置関係にあるピットによってµ則コードのステップ値が求まる。

よってリニアコードをµ即コードに圧縮すると とができる。

プフロップ 5 の各入力端子に導かれる。フリップフロップ 5 はリニアコード 8 Rの1 6 ビット目を保持するように構成されており、その出力はアンドゲート 6 の入力端子およびアンドゲート 7 の仮方の入力端子には制限値としての定数:& H1F00 が導かれ、またアンドゲート 7 の他方の入力端子にはシフトレジスタ4からI Mがシリアルに導かれる。アンドゲート6、7 の各出力はオアゲート8 の各入力端子に導かれており、オアゲート8 の出力はユニバーサル・シフトレジスタ9の入力端子9 a に導かれる。

ユニパーサル・シフトレジスタ9はそのシリアル出力端子9 cがナンドゲート10の一方の入力 端子に接続され、4ビットパラレル出力端子9 dがインパータ12を介してレジスタ14の入力端子14 cに接続される。このユニパーサル・シフトレジスタ9は、入力信号の13ビット目でシフト方向を逆にして上位ビットから顧にシリアル出力端子9 cに信号を送出するとともに、シリアル

特周昭G1-59914 (3)

出力縮子9 cから出力されているピットの下位4 ピットを4 ピットペラレル信号としてパラレル出 力端子9 dから出力するように檘成される。

ナンドゲート10の他方の入力端子には制御信号が導かれる。この制御信号は変換動作を行っている間は"1"レベルとなる。ナンドゲート10の出力はアンドゲート11の一方の入力端子には弥かれ、アンドゲート11の他方の入力端子には恋準クロックCKが導かれる。アンドゲート11の出力はシフトレジスタ9のクロック入力端子をよびカウンタ13の入力端子に導かれる。

カウンタ3からは3ピットのセグメント値 seg としての出力がレジスタ8の入力端子14 b に海 かれる。レジスタ8の入力端子14 c には4ピッ トのステップ値 step としての出力が導かれてお り、レジスタ8は符号ピットIS、セグメント値 seg、ステップ値 step からなる8ピットの4則 コード8 P を出力する。

0 0 0 0

以下余白

,		#2 1 ,	1=1	1-73-FKIB	1.5	4 % 4	ント独界	セグメント境界値に & H 6021	021
h V	,	ランメット	カルメ	セグメント境界値	画	さ加学	全加昇した値		
(D) DE:		111	0000	0000 0000 0000	0000	0110	0110 0000	600 0/160	600
23	3	110	0000	0001	1111	0110	0000	0 0/1/6	0/00
(Z) 53:	ଛ	101	0000	0101	1111	0110	0000	000/1/	%
EG (3)	<u>@</u>	100	0000	1101	1111	0110	000/1/	000/0000/000	000/
EG (4)	3	011	0001	1101	1111	0110	% % 0 o	9000	000
(S) 53	(2)	010	0011	1101	1111	0110	00/1/6	0 0/0 0	000
(9) DG	9	001	0111	1101 1111	1111	0110	000//	00%	000
(EG (7)	3	000	1111	1111 1101 1111	1111	11	0000/	011/0000 1000	000

第1 表の右側から明らかなように、セグメント値は、セグメント境界値+& H 6 0 2 1 の加算値のうちの1 3 ピット目以降で殺も上位にたっている"1"の位置により決定され、ステップ値はその"1"より下位4 ピットが示す値となる。また、始上位ピット MSB(下位から1 6 ピット目)に"1"がたつか否かで入力データが変換可能な限界値を超えているか否かを検出することができる。

第1 図装置の動作が以下に説明される。

2 の補数表示された 1 6 ピットのリニアコード S R がシフトレジスタ 1 にシリアルに入力される と、シフトレジスタ 1 は該リニアコード S R をシ リアル・パラレル変換した形で一時配憶し、符号 ピット I S を検出して直列補数回路 2 の入力端子 2 m に送り、同時にデータピットをシリアルに直 列補数回路 2 の入力端子 2 b に送る。

直列報数回路 2 は符号 ビットに悲づいて入力データの絶対値である I M を求め、核 I M を直列加算器 3 にシリアルに送る。直列加算器 3 では入力された I M に定数: & H 6 0 2 1 (2 造数の

-

ŧΚ

"0110 0000 0010 0001")を直列加算して、その加算値をシフトレジスタ4に送って一時保持させる。

フリップフロップ 5 は 直列加算器 3 の加算出力の1 6 ピット目を保持する。 この1 6 ピット目に "1"がたっている場合には入力データが変換可能な限界値を超えているものと判断される。 この場合にはリミット値としての定数: & H1 F0 0 (16 遊数)を以降の回路に与え、回路の側がを を がぐ。 すなわち、フリップフロップ 5 が 1 6 ピット目に "1"を 検出すると、 アンドゲート 7 を 閉じるとともにアンドゲート 6 、 オアゲート 8 を 介してユニバーサル・シフトレジスタ 9 に シリルに 送る。

フリップフロップで検出された16ビット目が *0*の場合は、アンドゲート6が閉じられてアンドゲート7が開かれ、シフトレジスタ4から加算 出力がアンドゲート7 およびオアゲート8 を介してユニバーサル・シフトレジスタ9 に入力される。

シフトレジスタ9は検出された先順ビットの
"1"の位置から下位4ビットをインパータ12を
介してレジスタ14に送る。この下位4ビットは
ステップ値を設す。これらの値がレジスタ14に
ストアされるタイミングは、ユニパーサル・シフトレジスタ9が逆方向へシフトし始めてから7クロック目に設定される。これはユニパーサル・シフトレジスタ9に置数される最も小さな値(第1 衆のSEG(0))の先頭ビット検出に対応している。

レジスタ14は、入力された符号ビットIS、セグメント値 seg、ステップ値を第2図の形式の8ビットのµ則コードとして出力する。このように、 装置に入力された16ビットのリニアコードSRは8ビットのµ則コードSPに圧縮される。

[発明の効果]

本発明によれば、リニアコードに定数を加算して返列処型することにより、L/n変換を効率的に行い回路規模を紹小することができ、コストダウンにかなりの効果が期待できる。また装値をLSI化する際には変換対応表としてのROMが不要とな

ユニバーサル・シフトレジスタ9は加算器出力が13ピット目まで入力されると、シフト方向を逆にして上位ピットからシリアルにナンドゲート10に供給を開始し、それと同時にカウンタ13はリセットされてアンドゲート11を介して供給される基準クロックckはユニバーサル・シフトレジスタ9のクロック入力端子9トに供給される。

この基準クロック c k に同期して加算値の13 ピット目以降が上位ピットからシリアルにナンド ゲート10に供給され、そして13ピット目以降 で最も上位にたっている"1"がナンドゲート10 に入力されると、ナンドゲート10はアンドゲート11を閉じて基準クロック c k がユニパーサル・シフトレジスタ9 およびカウンタ13に供給されないようにする。

この先頭ピットの"1"の位置は第1 表からも明 らかなようにセグメント値に対応しており、した がってカウンタ1 3 の内容はセグメント値を表す ことになる。

るので、有利である。

4. 図面の簡単な説明

第1図は本発明の一奥施例としてのディジタル 圧縮整備のプロック図、第2図はμ則コードの格 成を示す図、第3図はμ則コードのセグメント値 とステップ値の関係を示す図、第4図はリニアコ ードの様成を示す図である。

1 …シフトレジスタ、 2 … 直列補数回路、 3 … 直列加算器、 4 … シフトレジスタ、 5 … フリップ フロップ、 9 …ユニバーサル・シフトレジスタ、 1 3 …カウンタ、 1 4 … レジスタ。

特許出頭人

富士 通 株式 会社


 弁理士
 育
 木
 別


 弁理士
 西
 箔
 和
 之

 弁理士
 内
 田
 辛
 男

 弁理士
 山
 口
 昭
 之

第1図





THIS PAGE BLANK (USPTO)